![Cover image for VLSI design of a new fast parallel binary adder Cover image for VLSI design of a new fast parallel binary adder](/client/assets/5.0.0/ctx//client/images/no_image.png)
Title:
VLSI design of a new fast parallel binary adder
Personal Author:
Publication Information:
Kuala Lumpur : UTM, 1993
General Note:
Loan in microfilm form only : MFL 7925 ra
Abstract:
Penambah perduaan adalah satu daripada bahagian atau peranti yang penting dalam perkakasan komputer berdigit. Dalam projek ini penambah selari yang pantas, mudah dan ekonomik dibangunkan untuk menambah dua n-bit nombor perduaan.Dari algorithma penambah ini adalah didapati ia mempunyai masa lengah perambatan yang kurang berbanding dengan penambah yang telah sedia wujud. rekabentuk setiap litar penambah kemudiannya diplotkan menggunakan Mentor Graphic (sistem rekabentuk terbantu komputer) sementara simulasi litar menggunakan SPICE.
DSP_DISSERTATION:
Project paper (Bachelor of Electrical Engineering) - Universiti Teknologi Malaysia, 1993
Available:*
Library | Item Barcode | Call Number | Material Type | Item Category 1 | Status |
---|---|---|---|---|---|
Searching... | 30000002194300 | TK7874.A39 1993 raf | Closed Access Thesis | UTM Project Paper (Closed Access) | Searching... |